AI in EE

AI IN DIVISIONS

AI in Device Division

AI in EE

AI IN DIVISIONS

AI in Device Division

AI in Device Division

우리 학부 최양규 교수 연구팀, 단일 트랜지스터 소자를 이용한 재구성 가능한 역치 논리연산 구현

우리 학부 최양규 교수 연구팀이 단일 트랜지스터 소자를 이용한 재구성 가능한 역치 논리연산을 구현하여 별다른 회로 없이 AND, OR, NOT, NAND, NOR 및 XOR 등의 역치논리연산을 가능하게 했습니다. 본 연구는 한국연구재단 및 삼성전자의 지원으로 수행되었습니다.

 

역치 논리연산은 낮은 소모전력과 비용, 그리고 줄어든 논리게이트 및 스테이지로 인해 최근 몇 년간 각광받아오고 있는 기술입니다. 또한 역치 논리연산 게이트가 생물학적 뉴런과 뇌를 모방할 수 있기 때문에, 생체를 모방한 뉴로모픽 컴퓨팅이나 재구성 가능한 논리회로, 이미지 처리 등에 활용할 수 있는 장점이 있습니다. 하지만 이러한 역치 논리연산 회로를 구현하기 위해서는 역치 이상의 신호만 감지하는 소자나 회로가 필요합니다. 이러한 역할은 아날로그 회로에서 자주 사용되는 비교기로 구현이 가능하나, 여러 소자가 사용되고 비싼 비교기의 특성 때문에 단일 소자에서 그 역할을 수행하려는 연구가 진행되고 있습니다. 이에, 자기터널접합 (MTJ)나 금속-절연체 트랜지스터 (MIT)가 개발되었으나, 해당 소자들은 CMOS 공정에 적합하지 않고 기본적인 논리 함수만 구현된 한계가 있습니다.

 

본 연구에서는 단 하나의 전계효과 트랜지스터(MOSFET)에서 단일 트랜지스터 레치(STL)라는 특성을 이용하여 여섯 개의 모든 역치논리연산을 모두 구현하였습니다. 또한, 이 단일 트랜지스터 레치를 게이트 전압으로 조절함으로서 단일 소자로 자유롭게 역치논리연산의 종류를 재구성할 수 있는 장점이 있습니다. 이러한 장점들을 이용해, 본 연구진은 XOR 논리의 특성을 이용하여 모서리 감지를 포함한 패턴인식을 구현하는 데에 성공하였습니다.

 

본 연구는 저널 “Advanced Electronic Materials” 3월 7권 5호에 게재되었습니다. 관련한 논문 자료는 다음 링크에서 확인하실 수 있습니다.

 

링크: https://onlinelibrary.wiley.com/doi/full/10.1002/aelm.202100117

 

그림 1. 제작된 소자의 모식도 및 단일 트랜지스터 레치, XOR 논리 구현, 이미지 인식의 구현.

 

Copyright ⓒ 2015 KAIST Electrical Engineering. All rights reserved. Made by PRESSCAT

Copyright ⓒ 2015 KAIST Electrical Engineering. All rights reserved. Made by PRESSCAT

34141 대전광역시 유성구 대학로 291
한국과학기술원(KAIST)
Tel. 042-350-3411   Fax. 042-350-3410

Copyright ⓒ 2015 KAIST Electrical
Engineering. All rights reserved.
Made by PRESSCAT