지난 2005년 11월 1일부터 3일까지 대만 Hsinchu에서 첫 회로 열린 Asian Solid-State Circuits Conference에서 Outstanding Design Award를 수상하는 영예를 안았다. 이 논문은 MP-SoC (Multi-Processor System-on-Chip) 에서의 차세대 온-칩 통신구조로 각광을 받고 있는 Network-on-Chip의 저전력 설계 및 구현에 관한 것이다. 기존의 버스구조의 성능 및 Scalability 한계를 극복하기 위해 제안된 Network-on-Chip은 현재의 Computer Network (Internet) 과 유사한 개념인 Packet Switched Crossbar Fabric을 사용하여 온-칩 Processing Element간의 충분한 대역폭과 QoS를 보장한다. 본 Design에서는 두 개의 RISC 프로세서와 여러 개의 메모리를 집적하고 이 들 사이의 Network은 1.6GHz의 높은 주파수를 사용하여 89.6Gb/s의 대역폭을 제공하면서도 새로 제안된 스위치-부분구동 방법과 Serial-link의 저전력 Coding 알고리즘을 적용하여 최대 51mW의 저전력을 소비하도록 설계되었다. 집적된 Processor 및 Slave Memory들은 모두 Frequency Scaling이 가능하며 서로 다른 주파수를 사용하더라도 Network을 통해 서로 통신이 가능한 구조로 구현되었다. 또한 제작된 칩 4개를 하나의 BGA Package안에 집적함으로써 더 크고 복잡한 시스템으로 확장이 가능한 Network-in-Package라는 개념을 제시하고 시연하기도 하였다. 또한 본 Design은 올 2006년 2월에 샌프란시스코에서 열리는 반도체 최고의 학회인 ISSCC (International Solid-State Circuits Conference) 에 초대되어 발표할 수 있는 영광도 얻게 되었다.
소감: 새로운 분야인 만큼 연구 및 설계 방향에 대한 고민도 많았지만 Team-work을 바탕으로 꾸준히 노력한 결과의 결실이라고 생각한다. 국내에서는 Network-on-Chip에 관한 연구가 유럽이나 미국에서만큼 활발히 진행되고 있진 않으나, 이러한 연구가 앞으로 5년 이내에 Industry에서 꼭 필요할 것이라 믿는다. 본 연구실은 현재 그 선도적인 역할을 하고 있으며 계속해서 세계적으로 훌륭한 연구 성과를 낼 수 있도록 노력과 고민을 게을리 하지 않을 것이다.
