Symposium on VLSI Technology, Best Student Paper Award
한국과학기술원(KAIST) 전기 및 전자공학전공 나노바이오전자소자 연구실(지도교수 최양규) 박사과정에 재학중인 이현진씨가 6월 13일 일본 교토에서 열린 Symposium on VLSI Technology 에서 Best Student Paper Award를 수상했다.
국내 대학원생이 국내 대학에서 연구한 결과로 이 상을 수상하기는 처음이다.
지난 2006년 동 심포지엄에서 발표한 ‘전면게이트 나노전자소자 구조를 통한 5nm 이하급 트랜지스터 개발 (Sub-5nm All-Around Gate FinFET for Ultimate Scaling)’ 로 이 상을 수상하였다. 이 논문은 차세대 테리급 반도체소자의 새로운 구조 제안 및 개발에 관한 기술로 기존의 실리콘 반도체 기술의 한계를 진일보시켰다는 평가를 받고 있다.
Best Student Paper Award는 IEEE (The IEEE Electron Devices Society)와 AP (The Japan Society of Applied Physics)에서 VLSI 기술 분야에서 뛰어난 논문을 선정 시상한다.
올해로 27회를 맞이하고 있는 Symposium on VLSI Technology는 매년 미국 하와이와 일본 교토에서 번갈아 열리는 세계 최고 수준의 반도체 국제심포지엄이다.
<<이현진 Best Student Paper Award 수상 내용>>
○ 논문제목 : “Sub-5nm All-Around Gate FinFET for Ultimate Scaling”
by H. Lee, L.-E. Yu, S.-W. Ryu, J.-W. Han, K. Jeon, D.-Y. Jang, K.-H. Kim, J. Lee, J.-H. Kim, S. C. Jeon, G. S. Lee, J. S. Oh, Y. C. Park, W. H. Bae, H. M. Lee, J. M. Yang, J. J. Yoo, S. I. Kim and Y.-K. Choi
○ 논문내용 :
Sub-5nm all-around gate FinFETs with 3nm fin width were fabricated for the first time. The n-channel FinFET of sub-5nm with 1.4nm HfO2 shows an IDsat of 497 A/ m at VG=VD=1.0V. Characteristics of sub-5nm transistor are verified by using 3-D simulations as well as analytical models. A threshold voltage increases as the fin width reduces by quantum confinement effects. The threshold voltage shift was fitted to a theoretical model with consideration of the first-order perturbation theory. And a channel orientation effect, based on a current-flow direction, is shown.
